Huawei propose la loi d'échelle Tau et LogicFolding pour contourner les restrictions de lithographie (heise.de)

• Huawei propose la loi d'échelle Tau, déplaçant l'accent du nombre de transistors vers la latence du signal.
• LogicFolding empile les puces logiques pour raccourcir les chemins de signaux et réduire la consommation.
• Huawei vise une densité équivalente au 1,4 nm d'ici 2031 ; première puce Kirin empilée à l'automne 2026.

"He Tingbo, directrice de HiSilicon, a présenté à l'ISCAS de Shanghai la loi d'échelle Tau pour remplacer la loi de Moore, en se concentrant sur la latence des signaux. LogicFolding empile des puces logiques pour raccourcir les chemins de signaux et réduire la consommation. Huawei vise à rattraper les fondeurs leaders d'ici 2031 avec une densité équivalente au 1,4 nm. Un processeur Kirin empilé est prévu pour l'automne 2026. Les sanctions américaines bloquent l'accès à la lithographie avancée d'ASML."